AI 芯片的制程和封装：Chiplet 为什么成了主流选择

先进制程越来越贵，Chiplet 成了破局思路：

1. 良率：大芯片良率低，切小做成 Chiplet 能显著提升良率；
2. 成本：只有关键部分用先进制程，其余用成熟制程，成本可控；
3. 互联：Chiplet 之间的互联（如 UCIe）带宽和延迟是关键挑战；
4. 封装：2.5D/3D 封装技术（CoWoS 等）产能是瓶颈。

实际影响：Chiplet 让「异构集成」成为可能，AI 芯片可以自定义算力/存储/互联的组合。

代价是设计复杂度上升，互联和热管理都是新问题，验证工作量大幅增加。

大家怎么看 Chiplet 在 AI 芯片上的应用？

Chiplet 的互联功耗也值得关注。跨 die 通信的能耗比片内高一个数量级，互联密集的设计可能把制程带来的能效优势吃掉。

还有一个现实约束：先进封装产能紧张。Chiplet 方案设计得再好，拿不到 CoWoS 产能也白搭，这个要提前规划。