大模型参数规模一路膨胀，GPU 显存却始终是稀缺资源。HBM 产能有限、价格高昂，单卡显存短期内难有数量级突破。除了堆 HBM，业界还有另一条思路：用 CXL（Compute Express Link）互连，把内存池化，让显存"墙"变成可以扩展的内存资源池。

**CXL 协议要点**

CXL 是基于 PCIe 物理层构建的开放互连标准，由 CXL 联盟维护，最新已演进到 CXL 3.x 版本。它定义了三种子协议：CXL.io（兼容 PCIe 的 IO 语义）、CXL.cache（设备与主机间的缓存一致性）、CXL.mem（主机直接访问设备内存）。CXL 3.x 的关键升级是支持交换机（Switch）组网和多级拓扑，使内存池化从"一对一扩展"走向"多对多共享"，理论带宽随 PCIe 代际同步提升。

**内存池化与显存扩展的逻辑**

CXL 的核心应用场景是内存池化（Memory Pooling）：通过 CXL 交换机把多个内存扩展设备（如 CXL 内存模组）组成共享内存池，多个主机按需动态分配。与 NVLink 不同，CXL 的目标不是 GPU 之间的高速直连，而是打破"内存只能属于一台主机"的边界。对 AI 推理的意义在于：KV Cache、超大 embedding 表等容量敏感型负载，可以放到 CXL 扩展内存上，缓解 HBM 容量压力；对训练的意义在于：checkpoint、优化器状态等可以卸载到更大、更便宜的内存层。

**与 NVLink 的分工**

NVLink 和 CXL 不是替代关系，而是分工关系。NVLink 是 GPU 到 GPU 的高带宽、低延迟直连通道，服务于张量并行、all-reduce 等对带宽极度敏感的集合通信；CXL 是内存语义的扩展与共享，服务于容量扩展和资源池化。简单理解：NVLink 管"算得快"，CXL 管"存得多、用得活"。在机架级架构中，两者会共存：GPU 之间用 NVLink/NVSwitch 互连，节点级内存扩展用 CXL。

**落地现状与限制**

现实层面，CXL 的落地仍处于早期。限制主要来自三方面：一是延迟，CXL 内存的访问延迟高于本地 DDR/HBM，只能放对延迟不敏感的数据，软件需要显式的内存分层管理；二是生态，操作系统、框架对 CXL 内存的感知和调度支持还在完善中；三是成本收益比，CXL 交换机、内存扩展卡的额外投入，需要与"省下的 HBM"算清楚账。目前 CXL 更多出现在云厂商的内存池化试点和下一代服务器平台规划中，离成为 AI 集群标配还有距离。

显存墙不会靠单一技术消失，HBM 扩容、CXL 扩展、模型压缩与推理优化会是一套组合拳。欢迎讨论：在你的场景里，CXL 内存池化最先落地的会是推理 KV Cache，还是训练 checkpoint 卸载？